



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-297345

(43) Date of publication of application: 12.11.1993

GO2F 1/133 (51)Int.CI. G₀₂F 1/133

GO9G 3/36

(21)Application number: 04-101520

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing:

22.04.1992


(72)Inventor: OZAWA NORIO

(54) ACTIVE MATRIX PANEL

(57)Abstract:

PURPOSE: To realize the active matrix panel which can be reduced in the pitch of unit cells on the side of a driving circuit while preventing a shift register from malfunctioning.

CONSTITUTION: As for the source line driving circuit 40 of the active matrix panel, a clock signal line 43 in a series A which supplies a clock signal CKA to a shift register 412a in the series A among shift registers 41 formed between the outer peripheral edge of a substrate and the formation area for a pixel matrix adjoins to a 1st shift register formation area 42a and a clock signal line 44 in a series B which supplies a clock signal CKB to a shift register 41b in the series B adjoins to a 2nd shift register formation area 42b.



LEGAL STATUS

[Date of request for examination]

22.04.1999

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-297345

(43)公開日 平成5年(1993)11月12日

技術表示箇所	FI	庁内整理番号 7820-2K	識別記号 5 5 0	1/133	(51)Int.Cl. ⁵ G 0 2 F	
	·	•	7820—2K	505	1/133	GUZF
	•		7319-5G		3/36	G 0 9 G

審査請求 未請求 請求項の数6(全 13 頁)

(21)出願番号 特願3

特願平4-101520

(22)出願日

平成 4年(1992) 4月22日

(71)出願人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 小澤 徳郎

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 山田 稔

(54) 【発明の名称 】 アクティブマトリクスパネル

(57)【要約】

【目的】 シフトレジスタの誤動作の発生を防止しながら、駆動回路側の単位セルの狭ピッチ化が可能なアクティブマトリクスパネルを実現すること。

【構成】 アクティブマトリクスパネルのソース線駆動 回路40において、基板の外周縁と画素マトリクスの形成領域との間に形成されたシフトレジスタ41のうち、A系列のシフトレジスタ41aにクロック信号CKAを供給するA系列のクロック信号線43は第1のシフトレジスタ形成領域42aに隣接し、B系列のシフトレジスタ41bにクロック信号CKBを供給するB系列のクロック信号線44は第2のシフトレジスタ形成領域42bに隣接している。



【特許請求の範囲】

【請求項1】 画素マトリクスと同一基板上に形成され て、各画素の表示動作を駆動するソース線駆動回路およ びゲート線駆動回路のうちの少なくとも一方側の駆動回 路において、そのシフトレジスタは、前記基板の外周縁 から前記画素マトリクスの形成領域までの間に並列配置 された前記基板の外周縁側の第1のシフトレジスタ形成 領域と前記画素マトリクスの形成領域側の第2のシフト レジスタ形成領域とに第1および第2のシフトレジスタ として分割して形成されており、これらのシフトレジス タにクロック信号を供給するクロック信号線のうち、第 1のシフトレジスタ形成領域に形成された第1のシフト レジスタにクロック信号を供給する第1のクロック信号 線は、前記第1のシフトレジスタ形成領域に対して隣接 する位置に並列配置され、前記第2のシフトレジスタ形 成領域に形成された第2のシフトレジスタにクロック信 号を供給する第2のクロック信号線は、前記第2のシフ トレジスタ形成領域に対して隣接する位置に並列配置さ れていることを特徴とするアクティブマトリクスパネ ル。

【請求項2】 請求項1において、前記第1のクロック 信号線と前記第2のクロック信号線とは、対応する各シ フトレジスタ形成領域に対して略等距離を隔てた位置に 配置されていることを特徴とするアクティブマトリクス パネル。

【請求項3】 請求項1または請求項2において、前記 第1のクロック信号線は前記第1のシフトレジスタ形成 領域に対して前記基板の外周縁側に形成され、前記第2 のクロック信号線は前記第2のシフトレジスタ形成領域 に対して前記前記画素マトリクスの形成領域側に形成さ れていることを特徴とするアクティブマトリクスパネ

【請求項4】 請求項1ないし請求項3のいずれかの項 において、前記第1および第2のシフトレジスタからの ビット信号出力線には、このビット信号出力線を介して 前記画素マトリクスの側に向けて送出されるビット信号 を遅延させて、前記第1および第2のクロック信号線の うちの前記ビット信号出力線が交差する側のクロック信 号線からのノイズの影響を緩和すべきバッファ回路が形 成されていることを特徴とするアクティブマトリクスパ 40 ネル。

【請求項5】 請求項1ないし請求項4のいずれかの項 において、前記第1クロック信号線と前記第2のクロッ ク信号線からは位相がずれた系列毎のクロック信号が供 給され、これらの系列毎のクロック信号に対応して、前 記第1および第2のシフトレジタも系列化されているこ とを特徴とするアクティブマトリクスパネル。

【請求項6】 請求項1ないし請求項5のいずれかの項 において、前記第1および第2のクロック信号線のうち の少なくとも一方側のクロック信号線は、位相がずれた 50 目的に、駆動回路の動作速度を高めることも要求されて

系列毎のクロック信号が供給される複数のクロック信号 線から構成され、これらの系列毎のクロック信号に対応 して、前記第1または第2のシフトレジタの側も系列化 されていることを特徴とするアクティブマトリクスパネ

ル。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示パネルなどのア クティブマトリクスパネルに関し、特に、その駆動回路 側の構造技術に関する。

[0002]

【従来の技術】液晶の配向状態などを利用して情報を表 示するフラット型表示パネルのうち、アクティブマトリ クス方式の液晶表示パネルにおいては、その全体構成を 図9にブロック図で示すように、画素マトリクス22, ソース線駆動回路12およびゲート線駆動回路21が同 一の透明基板11の上に形成されて、表示装置の小型 化、高精細化および低コスト化が図られている。ここ で、ソース線駆動回路12はシフトレジスタ13.サン プルホールド回路17,18,19およびビデオ信号線 14, 15, 16を有する一方、ゲート線駆動回路21 はシフトレジスタ20および必要に応じてバッファ回路 23を有する。また、画素マトリクス22は、ソース線 駆動回路12に接続された複数のソース線26,27, 28・・・と、ゲート線駆動回路21に接続された複数 のゲート線24、25・・・と、これらのゲート線およ びソース線の交点に形成された複数の画素32,33・ ・・を有し、各画素32,33・・・には薄膜トランジ スタ29と液晶セル30とを有する。ここで、ソース線 駆動回路12の側には、そのシフトレジスタ13にクロ ック信号を入力すべきクロック信号線34が配置されて いる一方、ゲート線駆動回路21の側には、そのシフト レジスタ20にクロック信号を入力すべきクロック信号 線37が配置されている。なお、35,36はソース線 駆動回路12およびゲート線駆動回路21にスタート信 号を入力するスタート信号線である。

[0003]

【発明が解決しようとする課題】ここで、液晶表示パネ ルにおいては、その表示品位を高める目的に、画素ピッ チを狭小化して、画素の微細化が図られつつあるが、従 来のアクティブマトリクスパネルの駆動回路の構造で は、駆動回路側の構造の制約があって、画素ピッチを狭 小化に限界があるという問題点がある。すなわち、画素 32, 33・・・のピッチは駆動回路の単位セルと必然 的に同ピッチになるが、ソース線駆動回路12のシフト レジスタ13は、たとえば、1ビット当たり10個の薄 膜トランジスタから構成されているので、その形成領域 の狭小化に限界がある。

【0004】また、液晶表示パネルの表示品位を髙める

いるが、シフトレジスタ12を構成する薄膜トランジス タの動作特性上、薄膜トランジスタの動作周波数を高め て、一定のマージンを確保しながら、ソース線駆動回路 12の動作速度を高めることには限界があるため、シフ トレジスタ12を多系列駆動する方式が案出されてい る。ここで、シフトレジスタ12を多系列化するにあた って、前述の問題点、すなわち、ソース線駆動回路12 における単位セルの狭ピッチ化に限界があるという問題 点をも解消可能なように、本願発明者は、図10(a) および図11に示すように、シフトレジスタ81の形成 領域を分割することを提案する。すなわち、第1のシフ トレジスタ形成領域82aに単位シフトレジスタA1, A2・・・からなるA系列のシフトレジスタ81aを形 成する一方、第2のシフトレジスタ形成領域82bに単 位シフトレジスタB1, B2・・・からなるB系列のシ フトレジスタ81bを形成する。ここで、単位シフトレ ジスタA1, B1, A2, B2・・・の機能記号は、図 10 (b) に示すように、単位シフトレジスタA1にお いて、シフト信号入力Ain,シフト信号出力Aout およびビット信号出力が行われることを示す。

【0005】ここで、単位シフトレジスタA1, B1, A2, B2・・・は、図11に示すように、1つのイン バータ2と2つのクロックドインバータ3、4で構成さ れ、それらをnビット分形成してA系列のシフトレジス タ81aおよびB系列のシフトレジスタ81bが構成さ れる。このような構成のシフトレジスタ81において、 A系列のシフトレジスタ81aに対しては、A系列のク ロック信号線83からクロック信号CKAを供給する一 方、B系列のシフトレジスタ81aに対しては、B系列 のクロック信号線84からクロック信号CKBを供給す る。また、A系列のクロック信号線83からのクロック 信号CKAの位相と、B系列のクロック信号線84から のクロック信号CKBの位相とを90°ずらすことによ って、シフトレジスタ81の側から、サンプルホールド 回路85のアナログスイッチに向けて高周波数化したビ ット信号を送出可能とする。なお、A系列のクロック信 号線83は、互いに逆相のクロック信号CLA, CLA *(以下、*は逆相を示す。

【0006】)を供給する2つのクロック信号線83 1,832から構成され、B系列のクロック信号線84 40 も、互いに逆相のクロック信号にLB,CLB*を供給 する2つのクロック信号線841,842から構成され ている。そのうち、クロック信号線831,841から は奇数番目の単位シフトレジスタA1,A3・・・,B 1,B3・・・にクロック信号にLA,CLBが入力さ れる一方、クロック信号線832,842からは偶数番 目の単位シフトレジスタA2,A4・・・,B2,B4 ・・・にクロック信号にLA*,CLB*が入力され る。また、シフトレジスタ81a,81bとアナログス イッチ86との間には、ビット信号の同期を調整するた50

めのバッファ回路87が2つのインバーター5,6によ って構成されている。このようにして2系列化されたソ ース線駆動回路80によれば、シフトレジスタ81の薄 膜トランジスタ自身の駆動を高周波化することなく、ソ ース線駆動回路80の動作速度を高めることができ、し かも、単位シフトレジスタA1, B1, A2, B2・・ ・のピッチはそのままであるが、2段に形成されている ので、実質的には、ソース線駆動回路80の単位セル当 たりのピッチが1/2に狭小化された構造であるため、 10 画素ピッチを狭小化できる。さらに、図12に示すよう に、シフトレジスタ91をA~D系列のシフトレジスタ 91a, 91b, 91c, 91dとする一方で、これら に対して、A~D系列のクロック信号CKA, CKB, CKC, CKDを供給する4系列のA~D系列のクロッ ク信号線92,93,94,95を配置することよっ て、ソース線駆動回路90の動作速度をさらに高めるこ とも可能である。

【0007】しかしながら、図10ないし図12に示す ソース線駆動回路80,90においては、シフトレジス 20 タ81,91の形成領域の一方側、すなわち、基板の外 周縁側にクロック信号線83,84,92~95を一括 して配置しているため、各クロック信号線83,84, 92~95からシフトレジスタ81.91までのクロッ ク信号入力線の配線長さが系列毎に大きく異なるため、 クロック信号入力線の配線抵抗の差または寄生容量の差 に起因して、シフトレジスタ81,91に誤動作が生じ やすいという新たな問題点がある。すなわち、図10お よび図11に示す2系列のソース線駆動回路80におい ては、A系列のクロック信号入力線89aとB系列のク ロック信号入力線89bとの間で配線長さが大きく異な り、図12に示す4系列のソース線駆動回路90におい ては、A系列のクロック信号入力線99a, B系列のク ロック信号入力線99b、C系列のクロック信号入力線 99cおよびD系列のクロック信号入力線99dの間で 配線長さが大きい。また、図10および図11に示す2 系列のソース線駆動回路80においては、A系列のシフ トレジスタ81の単位シフトレジスタA1、A2、A3 ・・・の間をB系列のクロック信号入力線99bが通る 構造になってしまうため、A系列のシフトレジスタ81 の単位シフトレジスタA1, A2, A3・・・のピッチ を拡張せざるを得ず、ソース線駆動回路80の単位セル のピッチの狭小化に限界がある。このような問題点は、 図12に示す4系列のソース線駆動回路90において は、より顕著な問題となる。

【0008】以上の問題点に鑑みて、本発明の課題は、シフトレジスタとクロック信号線との配置構造を最適化して、シフトレジスタの誤動作の発生を防止しながら、 駆動回路側の単位セルの狭ピッチ化が可能なアクティブマトリクスパネルを実現することにある。

0 [0009]

【課題を解決するための手段】上記課題を解決するため に、本発明において講じた手段は、画素マトリクスと同 一基板上に形成されて、各画素の表示動作を駆動するソ ース線駆動回路およびゲート線駆動回路のうちの少なく とも一方側の駆動回路において、そのシフトレジスタ を、基板の外周縁から画素マトリクスの形成領域までの 間に並列配置された基板の外周縁側の第1のシフトレジ スタ形成領域と画素マトリクスの形成領域側の第2のシ フトレジスタ形成領域とに第1および第2のシフトレジ スタとして分割して形成し、これらのシフトレジスタに クロック信号を供給するクロック信号線のうち、第1の シフトレジスタ形成領域に形成された第1のシフトレジ スタにクロック信号を供給する第1のクロック信号線 を、第1のシフトレジスタ形成領域に対して隣接する位 置に並列配置し、第2のシフトレジスタ形成領域に形成 された第2のシフトレジスタにクロック信号を供給すべ き第2のクロック信号線を、第2のシフトレジスタ形成 領域に対して隣接する位置に並列配置することである。 すなわち、シフトレジスタを各形成領域に分割して形成 すると共に、各シフトレジスタにクロック信号を供給す る各クロック信号線も、互いに分離して、対応するシフ トレジスタが形成された領域に隣接するように配置する ことを特徴とする。

【0010】ここで、第1のクロック信号線と第2のク ロック信号線とを、それぞれ、対応する各シフトレジス タ形成領域に対して略等距離を隔てて配置することが好 ましい。また、クロック信号線の形成領域とシフトレジ スタのシフト信号入出力線の形成領域とが、互いに、他 方側の配線形成を制約し合うことを防止する目的に、第 1のクロック信号線を第1のシフトレジスタ形成領域に 対して基板の外周縁側に形成し、第2のクロック信号線 を第2のシフトレジスタ形成領域に対して画素マトリク スの形成領域側に形成することが好ましい。

【0011】さらに、第1および第2のシフトレジスタ からのビット信号出力線には、このビット信号出力線を 介して画素マトリクスの側に向けて送出されるビット信 号を遅延させて、第1および第2のクロック信号線のう ち、ビット信号出力線が交差する側のクロック信号線か らのノイズの影響を緩和すべきバッファ回路を形成して おくことが好ましい。

【0012】また、第1クロック信号線と第2のクロッ ク信号線からは位相がずれた系列毎のクロック信号を供 給する一方、これらの系列毎のクロック信号に対応し て、第1および第2のシフトレジタも系列化しておくこ とが好ましい。また、第1および第2のクロック信号線 のうちの少なくとも一方側のクロック信号線を、それぞ れ位相がずれた系列毎のクロック信号が供給される複数 のクロック信号線から構成すると共に、これらの系列毎 のクロック信号に対応して、第1または第2のシフトレ ジタの側も系列化しておくことが好ましい。

[0013]

【作用】上記手段を講じた本発明に係るアクティブマト リクスパネルにおいては、画素マトリクスと同一基板上 に形成されたソース線駆動回路またはゲート線駆動回路 のシフトレジスタは、基板の外周縁から画素マトリクス の形成領域までの間に並列配置された基板の外周縁側の 第1のシフトレジスタ形成領域と画素マトリクスの形成 領域側の第2のシフトレジスタ形成領域とに第1および 第2のシフトレジスタとして分割して形成されているた め、1ビット当たりの単位シフトレジスタが占める面積 は従来の構造と同等であっても、シフトレジスタ形成領 域が多段に並列する状態に配置されているため、駆動回 路の単位セルのピッチとしては狭ピッチ化される。従っ て、画素マトリクスの画素ピッチを狭小化して、表示の 品位を向上することができる。ここで、シフトレジスタ にクロック信号を供給する第1および第2のクロック信 号線のうち、第1のクロック信号線は第1のシフトレジ スタ形成領域に対して隣接する位置に並列配置され、第 2のクロック信号線は第2のシフトレジスタ形成領域に 対して隣接する位置に並列配置されているため、各クロ ック信号線からシフトレジスタまでの配線長さを等し く、また、最短寸法に設計することができる。このた め、配線抵抗の差または寄生容量の差に起因してのクロ ック信号の同期ずれが発生しないので、シフトレジスタ に誤動作が生じない。

[0014]

【実施例】つぎに、添付図面を参照して、本発明の実施 例について説明する。

【0015】 〔実施例1〕図1は本発明の実施例1に係 るアクティブマトリクスパネル (液晶表示パネル) のソ ース線駆動回路側のブロック図、図2はそのソース線駆 動回路を構成する薄膜トランジスタおよび配線層の配置 .を示す説明図である。ここで、本例のアクティブマトリ クスパネルの全体構成は図9に示したブロック図と同様 であって、本例においてはソース線駆動回路側のシフト レジスタおよびクロック信号線の配置に主たる特徴を有 するため、以下の説明においては、全体構成の説明は省 略して、ソース線駆動回路の構成について詳述する。

【0016】これらの図において、本例のアクティブマ トリクスパネルのソース線駆動回路40は、図10およ び図11に示したソース線駆動回路と同様に、その駆動 方式が2系列化されている。ソース線駆動回路40は、 画素マトリクスおよびゲート線駆動回路(いずれも、図 示せず。) と共に同一の透明基板上に形成されて、画素 マトリクスの各画素の表示動作を駆動する。また、ソー ス線駆動回路40は基板の外周縁から画素マトリクスの 形成領域までの間に形成されており、本例においては、 ソース線駆動回路40のシフトレジスタ41が、基板の 外周縁側 (矢印 X の方向) の第1のシフトレジスタ形成 領域42aと、画索マトリクスの形成領域側(矢印Yの

R

方向) の第2のシフトレジスタ形成領域42bとに、そ れぞれ、単位シフトレジスタA1, A2, A3・・・か らなるA系列のシフトレジスタ41a(第1のシフトレ ジスタ) と、単位シフトレジスタB1, B2, B3・・ からなるB系列のシフトレジスタ41b (第1のシフ トレジスタ)とに分割して形成されている。また、これ らのA系列およびB系列のシフトレジスタ41a, 41 bにクロック信号CKA, CKBを供給するクロック信 号線のうち、A系列のシフトレジスタ41aにクロック 信号CKAを供給するA系列のクロック信号線43 (第 1のクロック信号線)は、第1のシフトレジスタ形成領 域41aに対して隣接する位置に並列配置され、B系列 のシフトレジスタ41bにクロック信号CKBを供給す るB系列のクロック信号線44(第2のクロック信号 線)は、第2のシフトレジスタ形成領域42bに対して 隣接する位置に並列配置されている。ここで、A系列の クロック信号線43は第1のシフトレジスタ形成領域4 2 a に対して基板の外周縁側(矢印Xの方向)に形成さ れ、B系列のクロック信号線44は第2のシフトレジス タ形成領域42bに対して画素マトリクスの形成領域側 (矢印Yの方向) に形成されている。さらに、A系列の クロック信号線43とB系列のクロック信号線44と は、対応する第1または第2のシフトレジスタ形成領域 42a, 42bに対して略等距離を隔てた位置にある。 そして、A系列のクロック信号線43とA系列のシフト レジスタ41aとはクロック信号入力線49aによって 接続され、B系列のクロック信号線44とB系列のシフ トレジスタ41bとはクロック信号入力線49bによっ て接続されている。ここで、A系列のクロック信号線4 3は第1のシフトレジスタ形成領域42aに対して隣接 する位置に並列配置され、B系列のクロック信号線44 は第2のシフトレジスタ形成領域42bに対して隣接す る位置に並列配置されているため、各クロック信号線4 3. 44からシフトレジスタ41までのクロック信号入 力線49a、49bの配線長さが、A系列とB系列との 間で同寸法、かつ、最短寸法に設計されている。

【0017】また、第2のシフトレジスタ形成領域42 bに対して画素マトリクスの形成領域側(矢印Yの方向)においては、シフトレジスタ41から出力されたビット信号を、サンプルホールド部、すなわち、アナログスイッチ部45の側(画素マトリクスの側)に向けて送出するためのビット信号出力線46が形成され、その途中位置には、ビット信号出力線46を介してアナログスイッチ部45の側に向けて送出されるビット信号を遅延させて、ビット信号出力線46が交差するB系列のクロック信号線44からのノイズの影響を緩和すべきバッファ回路47が、図2に示すように2つのインバータ47a,47bによって構成されている。ここで、ビット信号線46の途中位置において、B系列のクロック信号線44からのノイズの影響を緩和すべきバッファ回路47 としては、図3(a),図3(b)および図3(c)に示すように、多結晶シリコン層で形成された高抵抗のビット信号出力線46に寄生する抵抗Rと、ビット信号出力線46とアルミニウム配線層たるクロック信号線44との間に介在する層間絶縁膜48によって構成される寄生容量Cとを利用してバッファ回路を構成することもできる。また、クロックドゲートなども採用できる。

【0018】なお、本例において、図2に示すように、 A系列のクロック信号線43は、互いに逆相のクロック 信号CLA, CLA*が伝達される2つのクロック信号 線431, 432から構成され、B系列のクロック信号 線44も、互いに逆相のクロック信号CLB, CLB* が伝達される2つのクロック信号線441,442から 構成されている。これらのクロック信号線43,44の うち、クロック信号線431,441からは奇数番目の 単位シフトレジスタA1, A3···, B1, B3·· ・にクロック信号CLA、CLBが入力され、逆相のク ロック信号線432、442からは偶数番目の単位シフ トレジスタA2, A4···, B2, B4···にクロ ック信号CLA*, CLB*が入力される。ここで、A 系列およびB系列のシフトレジスタ41a, 41bは、 いずれも、図4(a)に示すように、1つのインバータ 2と2つのクロックドインバータ3a, 4a (クロック ドインバータ3b, 4b) によって、1ビット分の単位 シフトレジスタ1 (A1, A2, A3・・・, B1, B 2, B3・・・)が構成されており、そのうち、奇数番 目の単位シフトレジスタ1 a (A1, A3・・・, B 1, B3···) は、クロック信号CKA, CKBのう ち、クロック信号CLA、CLBによって駆動される一 方、偶数番目の単位シフトレジスタ1b(A2, A4・ ・・, B2, B4・・・) は、クロック信号CKA, C KBのうち、クロック信号CLA, CLBと逆相のクロ ック信号CLA*, CLB*によって駆動される。すな わち、インバータ2は、図2および図4(b)に示すよ うに、pチャネル型TFT201とnチャネル型TFT 202とからなるCMOS構造になっているが、クロッ クドインバータ3a, 4aは、図2および図4(c)に 示すように、2つのpチャネル型TFT301a, 30 2aとnチャネル型TFT401a, 402aとから構 成されてクロック信号CLA、CLBで駆動可能になっ ており、クロックドインバータ3b, 4bは、図2およ び図4 (d) に示すように、2つのpチャネル型TFT 301b, 302bとnチャネル型TFT401b, 4 02bとから構成されて逆相のクロック信号CLA*, CLB*で駆動可能になっている。

【0019】また、A系列のクロック信号線83からの クロック信号CKA(クロック信号CLA, CLA*) の位相と、B系列のクロック信号線84からのクロック 信号CKBの位相(クロック信号CLB, CLB*)と 50 は、図5に示すタイミングチャートのように、90° ず


10

らしてある。このため、開始信号DXが入力された以降 において、A系列のシフトレジスタ41aの奇数番目の 単位シフトレジスタ (A1, A3・・・) は、クロック 信号CLAのパルス立ち下がりに対応してビット信号2 52を出力する一方、A系列のシフトレジスタ41aの 偶数番目の単位シフトレジスタ (A2, A4···) は、クロック信号CLA*のパルス立ち下がりに対応し てビット信号254を出力する。また、B系列のシフト レジスタ41bの奇数番目の単位シフトレジスタ(B 1, B3···) は、クロック信号CLBのパルス立ち 下がりに対応してビット信号253を出力する一方、B 系列のシフトレジスタ41bの偶数番目の単位シフトレ ジスタ (B2, B4・・・) は、クロック信号CLB* のパルス立ち下がりに対応して、ビット信号255を出 力する。そして、ビット信号252~255に基づい て、アナログスイッチ部45の各アナログスイッチが動 作して、video1, video2, video3を 介して供給された各ビデオ信号Vを各ソース線にホール ドする。このため、シフトレジスタ41の薄膜トランジ スタの動作を髙周波化することなく、ビット信号の実質 的な送出タイミングは高周波化されるので、ソース線駆 動回路40の動作速度を高めることができる。

【0020】以上のとおり、本例のソース線駆動回路4 0においては、ソース線駆動回路40のシフトレジスタ 41は、基板の外周縁側の第1のシフトレジスタ形成領 域42aと画素マトリクスの形成領域側の第2のシフト レジスタ形成領域42bとにA系列のシフトレジスタ4 1 a とB系列のシフトレジスタ41bとして分割して形 成され、しかも、第1のシフトレジスタ形成領域42a と第2のシフトレジスタ形成領域42bとが並列する状 態に形成されているため、1ビット当たりの単位シフト レジスタA1、B1、A2、B2・・・が占める面積は 従来のソース駆動回路と同等であるが、ソース線駆動回 路40の単位セルのピッチとしては狭ピッチ化される。 従って、画素マトリクスの画素ピッチを狭小化して表示 の品位を向上することができる。ここで、シフトレジス タ41にクロック信号CKA (CLA, CLA*), C KB(CLB, CLB*)を供給するA系列およびB系 列のクロック信号線43,44のうち、A系列のクロッ ク信号線43は第1のシフトレジスタ形成領域42aに 対して隣接する位置に並列配置され、B系列のクロック 信号線44は第2のシフトレジスタ形成領域42bに対 して隣接する位置に並列配置されているため、各クロッ ク信号線43,44からシフトレジスタ41までのクロ ック信号入力線 4 9 a , 4 9 b の配線長さが、A系列と B系列との間で同寸法、かつ、最短寸法に設計されてい る。このため、配線抵抗の差または寄生容量の差に起因 して、クロック信号CKA、CKBの同期がずれるとい う問題が発生しないので、シフトレジスタ41が誤動作 せず、アクティブマトリクスパネルの信頼性が高い。ま 50 た、A系列のクロック信号線43は第1のシフトレジスタ形成領域42aに対して基板の外周縁側に形成され、B系列のクロック信号線44は第2のシフトレジスタ形成領域42bに対して画素マトリクスの形成領域側(矢印Yの方向)に形成されているため、第1および第2のシフトレジスタ形成領域42a,42bを、クロック信号入力線49a,49bが通過しないので、単位シフトレジスタA1,B1,A2,B2・・・を近接し合う状態で形成できる。

【0021】 [実施例2] 図6は本発明の実施例2に係るアクティブマトリクスパネル(液晶表示パネル)のソース線駆動回路側のブロック図であり、図6にはそのシフトレジスタおよびクロック信号線の配置関係を示してある。ここで、本例のアクティブマトリクスパネルの全体構成は、図9に示すブロック図と同様であるため、全体構成の説明は省略する。また、ソース線駆動回路を構成するシフトレジスタ,バッファ回路およびアナログスイッチ部のうち、バッファ回路およびアナログスイッチ部の構成は、実施例1のアクティブマトリクスパネルと同様であって、しかも、シフトレジスタ,バッファ回路およびアナログスイッチ部を構成する回路要素も、実施例1のアクティブマトリクスパネルと同様であるため、本例のアクティブマトリクスパネルについては、図6のブロック図のみに基づいて説明する。

【0022】図6において、本例のアクティブマトリク スパネルのソース線駆動回路50は4系列化されてお り、ソース線駆動回路50は、画素マトリクスおよびゲ ート線駆動回路(いずれも、図示せず。) と共に同一の 透明基板上に形成されて、画素マトリクスの各画素の表 示動作を駆動する。また、ソース線駆動回路50は、基 板の外周縁から画素マトリクスの形成領域までの間に形 成されており、そのシフトレジスタ51は、基板の外周 縁側(矢印Xの方向)の第1のシフトレジスタ形成領域 52aと、画素マトリクスの形成領域側(矢印Yの方 向) の第2のシフトレジスタ形成領域52bとに分割し て形成されている。これらの第1および第2のシフトレ ジスタ形成領域52a, 52bのうち、第1のシフトレ ジスタ形成領域52aには、単位シフトレジスタA1, A2・・・からなるA系列のシフトレジスタ51aおよ び単位シフトレジスタC1, C2・・・からなるC系列 のシフトレジスタ51 c (第1のシフトレジスタ) が交 互に形成されている一方、第2のシフトレジスタ形成領 域52bには、単位シフトレジスタB1, B2・・・か らなるB系列のシフトレジスタ51bおよび単位シフト レジスタD1, D2・・・からなるD系列のシフトレジ スタ51d (第2のシフトレジスタ) が交互に形成され ている。ここで、A系列のシフトレジスタ51aおよび C系列のシフトレジスタ51cに対してクロック信号C KA, CKCを供給するA系列のクロック信号線53お よびC系列のクロック信号線54(第1のクロック信号



線) は、第1のシフトレジスタ形成領域51aに対して 隣接する位置に並列配置され、B系列のシフトレジスタ 51bおよびD系列のシフトレジスタ51dに対してク ロック信号CKB、CKDを供給するB系列のクロック 信号線55およびD系列のクロック信号線56(第2の クロック信号線)は、第2のシフトレジスタ形成領域5 1 b に対して隣接する位置に並列配置されている。ま た、A系列のクロック信号線53およびC系列のクロッ ク信号線54は第1のシフトレジスタ形成領域52aに 対して基板の外周縁側(矢印Xの方向)に形成されてい るのに対して、B系列のクロック信号線55およびD系 列のクロック信号線56は第2のシフトレジスタ形成領 域52bに対して画素マトリクスの形成領域側(矢印Y の方向) に形成されている。ここで、A系列のクロック 信号線53 (第1のクロック信号線) からA系列のシフ トレジスタ51aまでのクロック信号入力線59aの配 線長さと、B系列のクロック信号線55(第2のクロッ ク信号線)からB系列のシフトレジスタ51bまでのク ロック信号入力線59bの配線長さとは、互いに同寸法 に、かつ、最短寸法に設計されている。同様に、C系列 のクロック信号線54 (第1のクロック信号線) からC 系列のシフトレジスタ51 cまでのクロック信号入力線 59 c の配線長さと、D系列のクロック信号線 56 (第 2のクロック信号線)からD系列のシフトレジスタ51 dまでのクロック信号入力線59dの配線長さも、互い に同寸法、かつ、最短寸法に設計されている。また、A 系列のクロック信号線53とC系列のクロック信号線5 4とは近接し合って並列していると共に、B系列のクロ ック信号線55とD系列のクロック信号線56とは近接 し合って並列しているため、いずれのクロック信号入力 線59a, 59b, 59c, 59dの配線長さも略同寸 法になっている。

【0023】なお、第2のシフトレジスタ形成領域52 bに対して画素マトリクスの形成領域側(矢印Yの方 向)には、シフトレジスタ51の各単位シフトレジスタ からビット信号を、サンプルホールド部、すなわち、ア ナログスイッチ部65の側(画素マトリクスの側)に向 けて送出するためのビット信号線66が形成され、その 途中位置には、ビット信号出力線66を介してアナログ スイッチ部65の側にけて送出されるビット信号を遅延 させて、ビット信号出力線66が交差する側のB系列の クロック信号線55およびD系列のクロック信号線56 からのノイズの影響を緩和すべきバッファ回路67が、 実施例1と同様に、2つのインバータによって構成され ている。ここで、ビット信号を遅延させて、ビット信号 出力線66が交差する側のB系列のクロック信号線55 およびD系列のクロック信号線56からのノイズの影響 を緩和すべきバッファ回路67としては、多結晶シリコ ン配線層で形成された高抵抗のビット信号出力線66に 寄生する抵抗と、ビット信号出力線66とアルミニウム 50 が高い。

配線層たるB系列およびD系列のクロック信号線55, 56との間に介在する層間絶縁膜によって構成される寄 生容量とを利用した回路、またはクロックドゲートなど を利用してもよい。

【0024】なお、本例においても、いずれのクロック 信号線53,54,55,56も、互いに逆相のクロッ ク信号を供給する2本のクロック信号線で構成されてお り、A~D系列のシフトレジスタ51a~51dのう ち、奇数番目の単位シフトレジスタA1, C1, B1, D1・・・と、偶数番目の単位シフトレジスタA2, C 2. B2. D2・・・とは、互いに逆相のクロック信号 によって駆動される。また、A系列のクロック信号線5 3からのクロック信号CKAの位相, B系列のクロック 信号線55からのクロック信号CKBの位相、C系列の クロック信号線54からのクロック信号CKCの位相お よびD系列のクロック信号線56からのクロック信号C KDの位相は、互いに45° ずつずらして、4系列化し ての駆動が可能になっている。このため、シフトレジス タ51を構成する薄膜トランジスタの動作を高周波化す ることなく、ソース線駆動回路50の動作速度を高める ことができる。

【0025】以上のとおり、本例のソース線駆動回路5 0においても、実施例1と同様に、シフトレジスタ41 が基板の外周縁側の第1のシフトレジスタ形成領域52 aと画素マトリクスの形成領域側の第2のシフトレジス タ形成領域52bとに、A系列およびC系列のシフトレ ジスタ51a,51cと、B系列およびD系列のシフト レジスタ51b, 51cとして分割して形成され、しか も、第1のシフトレジスタ形成領域52aと第2のシフ トレジスタ形成領域52bとが並列する状態に形成され ているため、1ビット当たりの単位シフトレジスタA 1, B1, C1, D1, A2, B2····が占める面 積は従来のソース駆動回路と同等であるが、ソース線駆 動回路50の単位セルのピッチとしては狭ピッチ化され る。従って、画素マトリクスの画素ピッチを狭小化し て、表示の品位を向上することができる。ここで、A系 列~D系列のクロック信号線53~56のうち、A系列 およびC系列のクロック信号線53,54は、第1のシ フトレジスタ形成領域 5 2 a に対して隣接する位置に並 列配置され、B系列およびD系列のクロック信号線5 5.56は、第2のシフトレジスタ形成領域52bに対 して隣接する位置に並列配置されているため、各クロッ ク信号線53~56からシフトレジスタ41までのクロ ック信号入力線59a~59dの配線長さが、各系列間 で同寸法、かつ、最短寸法に設計可能である。このた め、配線抵抗の差または寄生容量の差に起因してのクロ ック信号CKA, CKB, CKC, CKDの同期のずれ が発生することがない。それ故、シフトレジスタ51に 誤動作が生じず、アクティブマトリクスパネルの信頼性

【0026】なお、図7に示すように、B系列およびD系列のシフトレジスタ51b,51dからアナログスイッチ65の側へのビット信号出力線66aを、第2のシフトレジスタ形成領域42bから、一旦、基板の外周縁側(矢印Xの方向)に向けて延出させ、そこから、アナログスイッチ65の側に向けて延出させることによって、B系列およびD系列のシフトレジスタ51b,51dからアナログスイッチ65の側へのビット信号出力線66aの配線長さと、A系列およびC系列のシフトレジスタ51a,51cからアナログスイッチ65の側へのビット信号出力線66bの配線長さとを略同寸法に合わせることによって、ビット信号の同期のずれを抑えることもできる。

【0027】〔実施例3〕図8は本発明の実施例に係るアクティブマトリクスパネル(液晶表示パネル)のソース線駆動回路側のブロック図であり、図8にはそのシフトレジスタおよびクロック信号線の配置関係を示してある。ここで、本例のアクティブマトリクスパネルの全体構成も、図9に示すブロック図と同様であるため、全体構成の説明は省略する。また、ソース線駆動回路を構成するシフトレジスタ,バッファ回路およびアナログスイッチ部のうち、バッファ回路およびアナログスイッチ部の構成は、実施例1のアクティブマトリクスパネルと同様であって、しかも、シフトレジスタ,バッファ回路およびアナログスイッチ部を構成する回路要素も、実施例1のアクティブマトリクスパネルと同様であるため、本例のアクティブマトリクスパネルについては、図8のブロック図のみに基づいて説明する。

【0028】図8において、本例のソース線駆動回路7 0は1系列の駆動方式であって、ソース線駆動回路70 は、画素マトリクスおよびゲート線駆動回路(いずれ も、図示せず。)と共に同一の透明基板上に形成され て、画素マトリクスの各画素の表示動作を駆動する。ま た、ソース線駆動回路70は、基板の外周縁から画素マ トリクスの形成領域までの間に形成されており、本例に おいては、そのシフトレジスタ71は、基板の外周縁側 の第1のシフトレジスタ形成領域72aと画素マトリク スの形成領域側の第2のシフトレジスタ形成領域72b とに分割されて形成されている。すなわち、第1および 第2のシフトレジスタ形成領域72a,72bのうち、 第1のシフトレジスタ形成領域72aには、クロック信 号CKAによって駆動される単位シフトレジスタA1, A4, A5・・・からなる第1のシフトレジスタ71a が形成されている一方、第2のシフトレジスタ形成領域 72bには、同じクロック信号CKAによって駆動され る単位シフトレジスタA2、A3、A6・・・からなる 第2のシフトレジスタ71bが形成されている。ここ で、第1のシフトレジスタ51aには第1のクロック信 号線73からクロック信号CKAが供給され、この第1 のクロック信号線73は第1のシフトレジスタ形成領域 50

71aに対して隣接する位置に並列配置されている。一 方、第2のシフトレジスタ71bには第2のクロック信 号線74からクロック信号CKAが供給され、この第2 のクロック信号線74は第2のシフトレジスタ形成領域 71 b に対して隣接する位置に並列配置されている。ま た、第1のクロック信号線73は第1のシフトレジスタ 形成領域72aに対して基板の外周縁側(矢印Xの方 向) に形成され、第2のクロック信号線74は第2のシ フトレジスタ形成領域 7 2 b に対して画素マトリクスの 形成領域側(矢印Yの方向)に形成されている。さら に、第1のクロック信号線73から第1のシフトレジス タ71aまでのクロック信号入力線79aの配線長さ と、第2のクロック信号線74から第2のシフトレジス タ71bまでのクロック信号入力線79bの配線長さと は、互いに同寸法、かつ最短寸法に設計されている。ま た、第2のシフトレジスタ形成領域72bに対して画素 マトリクスの形成領域側(矢印Yの方向)には、シフト レジスタ71からのビット信号をアナログスイッチ部7 5の側(画素マトリクスの側)に向けて送出するための ビット信号線76が形成され、その途中位置には、ビッ ト信号出力線76を介してアナログスイッチ部75の側 にけて送出されるビット信号を遅延させて、ビット信号 出力線76が交差する第2のクロック信号線74からの ノイズの影響を緩和すべきバッファ回路77が、実施例 1と同様に、2つのインバータなどによって構成されて いる。

【0029】なお、本例においても、第1および第2のシフトレジスタ71a,71bは、いずれも実施例1と同様な回路要素から構成されている一方、いずれのクロック信号線73,74も、互いに逆相のクロック信号を供給する2本のクロック信号線で構成されて、第1のシフトレジスタ71aとを逆相のクロック信号によって駆動可能になっている。ここで、第1および第2のクロック信号線73,74のいずれもを1本のクロック信号線で構成することもできるが、第1および第2のクロック信号線73,74を互いに逆相のクロック信号に対応する2本のクロック信号線で構成することによって、クロック信号が他方側のクロック信号に比して遅延してしまうことを防止してある。

【0030】以上のとおり、本例のソース線駆動回路70においても、シフトレジスタ71は、基板の外周縁側の第1のシフトレジスタ形成領域72aと、画素マトリクスの形成領域側の第2のシフトレジスタ形成領域72bとに分割してあり、しかも、第1のシフトレジスタ形成領域72bとが並列する状態に形成されているため、1ビット当たりの単位シフトレジスタA1, A2, A3・・・が占める面積は従来のソース駆動回路と同等であるが、ソース

線駆動回路70の単位セルのピッチとしては狭ピッチ化される。従って、画素マトリクスの画素ピッチを狭小化して、表示の品位を向上することができる。ここで、第1のクロック信号線73は第1のシフトレジスタ形成領域72aに対して隣接する位置に並列配置され、第2のクロック信号線74は第2のシフトレジスタ形成領域72bに対して隣接する位置に並列配置されているため、各クロック信号線73,74からシフトレジスタ41までのクロック信号入力線79a,79bの配線長さが、各系列間で同寸法、かつ、最短寸法に設計されている。このため、配線抵抗の差または寄生容量の差に起因してのクロック信号CKAの同期ずれが発生しない。それ故、シフトレジスタ71に誤動作が生じないので、アクティブマトリクスパネルの信頼性が高い。

15

[0031]

【発明の効果】以上のとおり、本発明に係るアクティブマトリクスパネルにおいては、第1および第2のシフトレジスタ形成領域に分割形成された第1および第2のシフトレジスタにクロック信号を供給する信号線は、それぞれ、クロック信号を供給するシフトレジスタが形成されたシフトレジスタ形成領域に対して隣接して並列配置されていることに特徴を有するため、以下の効果を奏する。

【0032】① シフトレジスタは、基板の外周縁から 画素マトリクスの形成領域までの間に並列配置された第 1および第2のシフトレジスタ形成領域に分割して形成 されているため、駆動回路の単位セルのピッチは狭小化 される。従って、画素マトリクスの画素ピッチを狭小化 して表示の品位を向上することができる。

【0033】② 第1のクロック信号線は第1のシフトレジスタ形成領域に隣接して並列配置され、第2のクロック信号線は第2のシフトレジスタ形成領域に隣接して並列配置されているため、各クロック信号線からシフトレジスタまでの配線長さを等しく、また最短寸法に設計できる。このため、配線抵抗の差や寄生容量の差異に起因してのクロック信号の同期のずれが発生しにくいので、シフトレジスタが誤動作せず、アクティブマトリクスパネルの信頼性が高い。

【0034】③ シフトレジスタからのビット信号出力 線にバッファ回路を形成した場合には、交差するクロッ ク信号線からのノイズの影響が緩和されるので、表示の ちらつきなどが発生しない。

【0035】 ④ 第1および第2のシフトレジスタを複数に系列化した場合には、それを構成する回路要素の動作を高周波化せずとも、駆動回路自身の動作速度が高まる。

【図面の簡単な説明】

【図1】本発明の実施例1に係るアクティブマトリクス パネルにおけるソース線駆動回路の各構成部分の配置を 示すブロック図である。 【図2】図1に示すソース線駆動回路を構成する薄膜トランジスタおよび配線層の配置関係を示す説明図である。

16

【図3】図1に示すソース線駆動回路に用いたバッファ 回路の変形例を示す説明図であって、(a)はビット信 号出力線とクロック信号線との交差部の平面図、(b) はその断面図、(c)はそれに寄生する抵抗および容量 によって構成したバッファ回路の構成図である。

【図4】(a)は図1に示すソース線駆動回路のシフト 10 レジスタを構成を示すブロック図、(b)はそのシフト レジスタに用いたインバータの構成図、(c)および (d)はそのシフトレジスタに用いたクロックドインバ ータの構成図である。

【図5】図1に示すソース線駆動回路の各部に入出力される信号のタイミングチャート図である。

【図6】本発明の実施例2に係るアクティブマトリクス パネルにおけるソース線駆動回路の各構成部分の配置を 示すブロック図である。

【図7】本発明の実施例2の変形例に係るアクティブマトリクスパネルにおけるソース線駆動回路の各構成部分の配置を示すブロック図である。

【図8】本発明の実施例3に係るアクティブマトリクス パネルにおけるソース線駆動回路の各構成部分の配置を 示すブロック図である。

【図9】アクティブマトリクスパネルの全体構成を示す ブロック図である。

【図10】(a) は参考例に係るアクティブマトリクス パネルの2系列化されたソース線駆動回路のブロック 図、(b) はそれを構成するシフトレジスタの機能を示 30 す説明図である。

【図11】図10に示すアクティブマトリクスパネルの 2系列化されたソース線駆動回路の各構成部分の機能を 示すブロック図である。

【図12】参考例に係るアクティブマトリクスパネルの 4系列化されたソース線駆動回路側のブロック図であ る。

【符号の説明】

11・・・透明基板

12,40,50,70,80,90・・・ソース線駆動回路

13, 20, 41, 51, 71, 81, 91・・・シフトレジスタ

17, 18, 19・・・サンプルホールド回路

21・・・ゲート線駆動回路

22・・・画素マトリクス

24, 25・・・ゲート線

26, 27, 28・・・ソース線

29・・・薄膜トランジスタ

30・・・液晶セル

50 34.37.83,84,92~95・・・クロック信

号線

41a, 51a・・・A系列のシフトレジスタ (第1の シフトレジスタ)

41b, 51b・・・B系列のシフトレジスタ (第2の シフトレジスタ)

42a, 52a, 72a・・・第2のシフトレジスタ形 成領域

42b, 52b, 72b・・・第2のシフトレジスタ形 成領域

43,53・・・A系列のクロック信号線(第1のクロック信号線)

44, 55・・・B系列のクロック信号線(第2のクロック信号線)

45, 65, 75, 85・・・アナログスイッチ部

18

46,66,66a,66b,76,86・・・ビット 信号出力線

47,67,77・・・バッファ回路

49a, 49b, 59a~59d, 79a, 79b, 8

9a,89b・・・クロック信号入力線

51 c・・・C系列のシフトレジスタ (第1のシフトレジスタ)


51 d・・・D系列のシフトレジスタ (第2のシフトレ ジスタ)

54・・・C系列のクロック信号線(第1のクロック信号線)


56・・・D系列のクロック信号線(第2のクロック信号線)

83,84,92~95・・・クロック信号線


【図1】





【図5】




【図2】











【図4】















(a) 89a 80 CKA 84 83 98b CKB Ain Al A2 A3 A4 Aout 82a 81 Bin B1 B2 B3 B4 Bout 82b 81 Video 85



(b)

【図12】

